Protocol Exercisers & Analyzers
SPMI 协议分析仪和练习器
Model No: PGY-SPMI-EX-PD
PGY-SPMI-EX-PD 是一款领先的仪器，设计和测试工程师可将 PGY-SPMI-EX-ED 配置为主站/从站，生成具有时间变化和错误注入功能的 SPMI 流量，并解码 SPMI 协议数据包，从而测试 SPMI 设计是否符合规范。
SPMI 协议分析器（PGY-SPMI-EX-PD）是一种协议分析器，具有多种功能，可捕捉和调试主机与被测设计之间的通信。 SPMI（系统电源管理接口）是一种 MIPI（移动工业处理器接口）标准，采用双线同步串行双向接口，用于连接片上系统（SoC）处理器系统的集成电源控制器（PC）和一个或多个电源管理集成电路（PMIC）电压调节系统。
- SPMI
Free Online Technical Support- Free Software Updates
- Global Sales Support
- Evaluation Units Available
Free Online Technical Support
Free Software Updates
Global Sales Support
Evaluation Units Available- 关键特性
- 规格
- 支持 SPMI v 1.0/ 2.0 规范
- 可配置为从机或主机
- 支持唯一主控功能
- 支持具有请求能力的从属设备（RCS）功能
- 支持复杂的 BUS 仲裁程序
- 生成不同的 SPMI 数据包
- 错误注入，如奇偶校验错误、ACK/NACK 错误和跳过 SSC 错误
- 可变 SPMI 数据速度（32kHz – 26Mhz1）、电压驱动级别（1.2 或 1.8）和占空比（25%%,50%% 和 75%）。
- 同时生成 SPMI 流量和总线协议解码
- 向硬盘/SSD 连续传输协议数据流
- 协议解码总线时序图
- 协议活动的列表视图
- 协议解码数据中的错误分析
- 能够编写练习器脚本，将多个
- 在不同数据速度下生成数据帧
- USB2/3 主机接口
- 支持 Python 和 C++ 的自动化 API
- 可根据不断发展的 SPMI 规范灵活升级设备
- 可选的《协议执行合规性声明》（PICS）支持脚本
练习器
PGY-SPMI-EX-PD 支持使用图形用户界面和脚本生成 SPMI 流量。 用户可使用图形用户界面生成简单的流量生成，以测试 DUT。 基于脚本的 GUI 提供了模拟现实世界中完整预期流量（包括错误注入）的灵活性。 在此示例中，脚本用户可以生成如下 SPMI 流量。
脚本行 #1：向 USID 为 05 的从机进行寄存器写入
脚本行 #2：从 USID 为 05 的从机进行寄存器读取
脚本行 #3：向 USID 为 05 的从机进行扩展寄存器写入
脚本行 #4：从 USID 为 05 的从机进行扩展寄存器读取
使用多视图进行全面的协议分析
多域视图在单一图形用户界面中提供 SPMI 协议活动的完整视图。 用户可以使用图形用户界面或脚本轻松设置分析仪以生成 SPMI 流量。 用户可从设置菜单中设置不同的触发条件，以捕捉特定事件中的协议活动，并解码主站和从站之间的转换。 解码结果可在时序图和带有自相关性的协议列表窗口中查看。 这种全面的信息视图使其成为业内最佳产品，为调试 SPMI 协议活动提供了易于使用的解决方案。 向主机系统 HDD/SSD 连续传输流协议活动可确保无缝滚动模式操作，而无需在 DUT/s 设置为不同状态时重新捕获数据，从而节省测试时间。
时序图和协议列表视图
时序视图提供 SCKL 和 SDATA 信号的曲线图以及总线图。 在数字定时波形上叠加协议位将有助于轻松调试协议解码数据。 光标和缩放功能可方便地分析时序图中的协议，查找任何时序错误。
协议窗口提供每个状态下的解码数据包信息和所有数据包详情。在协议列表窗口中选择的帧将在时序视图中自动关联，以查看该数据包的时序信息。
强大的触发功能
PGY-SPMI-EX-PD 支持简单触发功能。 分析仪可触发任何协议数据包，如写入注册、睡眠或唤醒。 高级触发器可灵活监控多个触发条件，并可设置多个状态触发器。 用户可以启动定时器并触发定时器的起始值。
SPMI 协议练习器和分析器（1.0 版规格）
| PGY-SPMI-EX-PD Specification | Features | PGY-SPMI-EX-PD |
|---|---|---|
| Exerciser: | ||
| Configurable | 1 Master + 2 Slaves | ✔ |
| SPMI Traffic Generation | Custom SPMI traffic generation | ✔ |
| Simulate real world network traffic | ✔ | |
| SCL Frequency | 32 kHz to 26 MHz | ✔ |
| Voltage Drive Level | 1.2V or 1.8V | ✔ |
| Command sequence Support | All command sequence is supported except DDB master Read | ✔ |
| SCLK Duty Cycle variation | YES, (can be 25%, 50%, 75%) | ✔ |
| SCLK & SDATA Delay | Resolution (4ns) | ✔ |
| Delay between two messages | YES | ✔ |
| Specification | SPMI 1.0 and SPMI 2.0 | ✔ |
| SPMI network | Sole master and multi master | ✔ |
| Error injection | Master- Data parity, command parity, address parity Skip SSC (only in Sole master systems) | ✔ |
| Slave - Data parity (NON RCS) | ✔ | |
| Protocol Analysis: | ||
| Supports | SPMI protocol decode | ✔ |
| Protocol Views | Timing Diagram View | ✔ |
| Protocol Listing View | ✔ | |
| Bus-Diagram to display Protocol pockets with timing diagram plot | ✔ | |
| Protocol Trigger | Simple (Trigger on user defined SPMI packet after SSC) | ✔ |
| Capture Duration | Continuous streaming Protocol Data | ✔ |
| Protocol Error Report | Data parity, | ✔ |
| command parity, address parity | ✔ | |
| ACK/NACK error | ✔ | |
| Host Connectivity | USB 3.0/2.0 interface | ✔ |
